WhatsApp: +8615173134620 Draugi, laipni, ja jums ir kādi jautājumi par produktu, vai, ja jūs vēlaties, lai lielos daudzumos, jūs varat sazināties ar mani un es jums došu labāko cenu .E-pasts: [email protected]

Produkti: Kabeļi USB Tips: Montāža Kabeļa Savienotājs gala: USB Savienotājs B beigām: Galvene Savienotājs B pin skaits: Seši Krāsa: Melna Nominālā strāva: 24 mA Apraksts / funkcija: Ir pilnībā saderīga būs Kabeli visiem Xilinx instrumenti un to var nemanāmi virza no ietekmes Chipscope un EDK.Diriģents numurs: Viens Iepakojums: Beramkravu Nominālais spriegums: 5 V, Viņš kopīgās testa rīcības grupa (JTAG) HS2 programmēšanas kabelis ir Xilinx lauka programmējamie ieejas bloki (FPGA) ātrgaitas plānošanas risinājumus.Kabelis būs pilnībā saderīgs ar visu Xilinx instrumenti, to var ietekmēt no ChipScope un EDK, tas ir bezšuvju vadīt.Ar HS2 piešķir nozīmi izmantot Digilent ir 6 pin, 100 pin atstarpes plānošanas adapteris vai Xilinx 7 x 2, mm savienotāji un adapteri iekļauts mērķa kuģa.DATORA jaudu, USB, izmantojot JTAG-HS2 portu, tas tiek atzīts kā Digilent programmēšanas kabelis, kad ir izveidots savienojums ar DATORU, pat tad, ja kabelis nav pieslēgts mērķa kuģa.Ar HS2 ir atsevišķs VDD pin, kas nodrošina JTAG signāla rezerves.Ātrgaitas 24 Ma trīs valsts rezervju ļauj mērķa valdes vadīt HS2 signāla spriegumu no 1.8 V uz 5V un līdz 30MBit / sek kopnes ātrumu, kas ir.Lai darbotos pareizi,, VDD HS2 pin jābūt savienotām ar to pašu, sprieguma padevei, kā JTAG ostas uz vadītāja FPGA.JTAG autobusu var uzturēt ar citām ierīcēm augsta pretestība JTAG signāls, kad aktīvās vadītāja plānošanas procesā, turklāt, lai dalītos.Ar HS2 nāk no USB kabeli, kas ietilpst standarta tipa līdz beigām moduli, kas ir pieslēgts pie sistēmas valdes savienotājs.Sistēmas valdes savienotāji būtu stingri tur mazas, vieglas HS2 vietā.Atbalsta materiāli Datu lapa (PDF) Shematiska diagramma (PDF), Lai visi pārējie materiāli: Resursu Centrs esiet uzmanīgi: nav nepieciešams FPGA ar Digilent attīstības padome kabeli, kā mūsu kuģa dizains izmanto šo funkciju, pats par sevi.Statistika: procesors / analog DEVICES ADP123AUJZ lineārs regulators Savienotājs (- I): USB2 AB Programmēšana: attiecas uz visiem Xilinx instrumenti.Caur Digilent uzņēmuma kvalificēto programmatūru un kvalificēti SDK pilnībā atbalsta funkcijas: ADP123AUJZ uzņēmuma ADI lineārs regulators, Mazu, pilnīgi visas funkcijas JTAG plānošanas Xilinx FPGA risinājums Savietojams ar visiem Xilinx instrumenti Saderīgs ar 1149.7-2009 T0 klases IEEE saderīgu klase T4 (ieskaitot 2 līnijas JTAG) Neatkarīgas piedziņas JTAG Vref / SPI signāla spriegums; VREF var sprieguma diapazons 1,8 V un 5V.Var vadīt JTAG / SPI autobusu lielā ātrumā USB2 saskarne līdz 30Mbit / sek JTAG / SPI frekvence ir iestatīta, lietotājs USB2 AB SPI interfeisu plānošanas risinājumiem (režīmi 0 un 2 līdz 30Mbit / sek., režīmā 1 un 3 līdz 2Mbit / sek), Izmantojot Digilent uzņēmuma kvalificēto programmatūru un kvalificēti SDK pilnu atbalstu, lai jūs varētu izveidot pielāgotu JTAG / SPI piemērošanu